AMD 採用台積電 2 奈米製程技術的下一代 AMD EPYC 處理器「Venice」進入量產

 

　　AMD 今日確認下一代 AMD EPYC 處理器「Venice」進入量產，並指出，此一里程碑展現 AMD 資料中心 CPU 藍圖的穩健推進，持續朝向為下一代雲端、企業及 AI 基礎設施提供領先效能與能源效率的目標邁進。AMD 董事長暨執行長蘇姿丰博士表示：「在台積電 2 奈米製程技術上推進 Venice 的量產，是加速下一代 AI 基礎設施發展的重要一步。隨著 AI 與代理式工作負載快速擴展，客戶需要能更快從創新走向量產的平台。我們與台積電的深度合作，協助 AMD 以符合當前需求的速度與規模，將領先的運算技術推向市場。」

 

 

　　隨著 AI 應用從訓練與推論，擴展至日益複雜的代理式工作負載，CPU 在擴展 AI 基礎設施、協調資料傳輸、網路、儲存、資安以及資料中心系統編排上，扮演著愈發關鍵的角色。「Venice」的量產正值 AMD 持續在伺服器市場擴大市佔與成長動能，同時反映出客戶對於 EPYC 處理器的需求日益增長，以推動現代化的雲端、企業、高效能運算（HPC）及 AI 部署。

 

　　官方指出，「Venice」在台灣的量產以及未來於台積電亞利桑那州晶圓廠的產能擴展計畫，反映出 AMD 持續強化其地理多元的先進製造佈局；藉由將下一代 EPYC 處理器的技術創新與全球先進產能結合，AMD 持續擴展其穩固基石，以協助客戶部署並規模化 AI 基礎設施。

 

　　台積電董事長暨總裁魏哲家博士表示：「我們很高興看到 AMD 在其下一代 EPYC 處理器上採用我們先進的 2 奈米製程技術，並持續取得重大進展。我們與 AMD 的緊密合作，反映了在推動下一世代高效能與 AI 運算的發展中，結合領先製程技術與先進設計創新的重要性。」

 

　　AMD 計劃將台積電 2 奈米製程技術延伸至其資料中心 CPU 藍圖中的「Verano」，其為第 6 代 EPYC 處理器，旨在打造業界領先每元每瓦效能的表現。「Verano」專為支援雲端與 AI 運算工作負載而設計，預計將在 AMD EPYC 平台的基礎上導入先進的記憶體創新技術，包括 LPDDR，以提供在日益受功耗限制的工作負載與應用中所需的 CPU 效能、頻寬與能效表現。

 

　　AMD 與台積電的合作涵蓋了擴展現代資料中心運算所需的關鍵技術，從用於下一代 CPU 的台積電 2 奈米製程技術，到先進封裝技術，包括台積電 SoIC®-X 與 CoWoS®-L。這些技術已廣泛應用於 AMD 更完整的 AI 與資料中心產品組合中。隨著 「Venice」在台積電 2 奈米製程上進入量產，AMD 在奠定 AI 基礎設施 CPU 基礎的同時，也將持續運用台積電在製程與封裝領域的優勢，規模化提供整合度更高的運算平台。